Publications HAL

2021

Journal articles

titre
Back-to-Back Butterfly Network: an Adaptive Permutation Network for New Communication Standards
auteur
Hassan Harb, Cyrille Chavet
article
Journal of Signal Processing Systems, Springer, 2021, ⟨10.1007/s11265-020-01628-w⟩
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-03119275/file/VLSI-D-20-00270_R1.pdf BibTex

2020

Journal articles

titre
Fully Parallel Circular-Shift Rotation Network for Communication Standards
auteur
Hassan Harb, Cyrille Chavet
article
IEEE Transactions on Circuits and Systems II: Express Briefs, Institute of Electrical and Electronics Engineers, In press, pp.1-1. ⟨10.1109/TCSII.2020.2997691⟩
Accès au bibtex
BibTex

Conference papers

titre
Toward Secured IoT Devices: a Shuffled 8-Bit AES Hardware Implementation
auteur
Ghita Harcha, Vianney Lapotre, Cyrille Chavet, Philippe Coussy
article
IEEE International Symposium on Circuits and Systems (ISCAS), Oct 2020, Seville, Spain. ⟨10.1109/ISCAS45731.2020.9180599⟩
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-02511667/file/iscas-v0.pdf BibTex
titre
Back-to-Back Butterfly Network, an Adaptive Permutation Network for New Communication Standards
auteur
Hassan Harb, Cyrille Chavet
article
IEEE International Conference on Acoustics, Speech and Signal Processing (ICASSP), May 2020, Barcelonne, Spain
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-02493104/file/Harb_1581.pdf BibTex

2019

Journal articles

titre
Clone-Based Encoded Neural Networks to Design Efficient Associative Memories
auteur
Hugues Wouafo, Cyrille Chavet, Philippe Coussy
article
IEEE Transactions on Neural Networks and Learning Systems, IEEE, 2019, 30 (10), pp.1-14. ⟨10.1109/TNNLS.2018.2890658⟩
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-02060021/file/TNN_2016_V15_PF_2.pdf BibTex

Conference papers

titre
SOLVING MEMORY ACCESS CONFLICTS IN LTE-4G STANDARD
auteur
Cyrille Chavet, F Lozachmeur, T Barguil, A Hussein, P Coussy
article
IEEE International Conference on Acoustics, Speech and Signal Processing (ICASSP), May 2019, Brighton, United Kingdom
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-02060036/file/chavet.pdf BibTex

2017

Conference papers

titre
Efficient Scalable Hardware Architecture for Highly Performant Encoded Neural Networks
auteur
Hugues Nono Wouafo, Cyrille Chavet, Robin Danilo, Philippe Coussy
article
IEEE International Workshop on Signal Processing Systems 2017, Oct 2017, Lorient, France
Accès au bibtex
BibTex

2016

Conference papers

titre
Associative memory based on clustered neural networks: improved model and architecture for oriented edge detection
auteur
Robin Danilo, Hugues Nono Wouafo, Cyrille Chavet, Philippe Coussy
article
Conference on Design & Architectures for Signal & Image Processing, Oct 2016, Rennes, France
Accès au bibtex
BibTex
titre
A Dynamically Reconfigurable ECC Decoder Architecture for the next generation communication standards (5G, SDR and behond)
auteur
Cyrille Chavet, Philippe Coussy
article
WInnComm Europe, Oct 2016, Paris, France
Accès au bibtex
BibTex
titre
Amélioration des performances des mémoires associatives par les réseaux à clones
auteur
Hugues Nono, Cyrille Chavet, Philippe Coussy
article
Colloque national du GdR SoC-SiP, Jun 2016, Nantes, France
Accès au bibtex
BibTex
titre
A Dynamically Reconfigurable ECC Decoder Architecture
auteur
Cyrille Chavet, Philippe Coussy, Sani Awais Hussein
article
Design Automation and Test in Europe (DATE 2016), Mar 2016, Dresden, Germany
Accès au bibtex
BibTex

2015

Journal articles

titre
Fully Binary Neural Network Model and Optimized Hardware Architectures for Associative Memories
auteur
Philippe Coussy, Cyrille Chavet, Hugues Nono Wouafo, Laura Conde-Canencia
article
ACM Journal on Emerging Technologies in Computing Systems, Association for Computing Machinery, 2015, 11 (4), pp.1-23. ⟨10.1145/2629510⟩
Accès au bibtex
BibTex

Conference papers

titre
Modèle et Architecture de Réseaux de Neurones Récurrents à Clones
auteur
Cyrille Chavet, Hugues Nono Wouafo, Philippe Coussy
article
Colloque National du GRETSI, Sep 2015, Lyon, France
Accès au bibtex
BibTex
titre
Modèle et Architecture de Réseaux de Neurones Récurrents à Clones
auteur
Hugues Nono Wouafo, Cyrille Chavet, Philippe Coussy
article
Colloque National du GRETSI, Lyon, France, september 2015, Sep 2015, Lyon, France
Accès au bibtex
BibTex
titre
Improving Storage of Patterns in Recurrent Neural Networks: Clones Based Model and Architecture
auteur
Hugues Nono Wouafo, Cyrille Chavet, Philippe Coussy
article
IEEE Int'l Symposium on Circuits & Systems (ISCAS), May 2015, Lisbonne, Portugal
Accès au bibtex
BibTex
titre
Improving Storage of Patterns in Recurrent Neural Networks: Clone-Based Model and Architecture
auteur
Cyrille Chavet, Hugues Nono Wouafo, Philippe Coussy
article
IEEE International Symposium on Circuits and Systems (ISCAS) 2015, May 2015, Lisbonne, Portugal
Accès au bibtex
BibTex
titre
Improving storage of patterns in recurrent neural networks: Clone-based model and architecture
auteur
Hugues Wouafo, Cyrille Chavet, Philippe Coussy
article
2015 IEEE International Symposium on Circuits and Systems (ISCAS), May 2015, Lisbon, France. pp.577-580, ⟨10.1109/ISCAS.2015.7168699⟩
Accès au bibtex
BibTex
titre
Improving Storage of Patterns in Binary Cluster-Based Neural Networks: Clone-based Model and Architecture
auteur
Hugues Nono Wouafo, Cyrille Chavet, Philippe Coussy
article
Internationnal workshop on Neural Coding, co-located with DATE Conference 2015, Mar 2015, Grenoble, France
Accès au bibtex
BibTex
titre
In-Place Memory Mapping Approach for Optimized Parallel Hardware Interleaver Architectures
auteur
Saeed Ur Reehman, Cyrille Chavet, Philippe Coussy, Awais Sani
article
Design, Automation and Test in Europe, Mar 2015, Grenoble, France. pp.896-899, ⟨10.7873/DATE.2015.1055⟩
Accès au bibtex
BibTex
titre
In-place memory mapping approach for optimized parallel hardware interleaver architectures
auteur
Saeed Ur Reehman, Cyrille Chavet, Philippe Coussy
article
Design Automation and Test in Europe (DATE 2015), Mar 2015, Grenoble, France
Accès au bibtex
BibTex

2014

Journal articles

titre
Fully-Binary Neural Network Model and Optimized Hardware Architectures for Associative Memories
auteur
Philippe Coussy, Cyrille Chavet, Laura Conde Canencia, Hugues Nono Wouafo
article
ACM Journal on Emerging Technologies in Computing Systems, Association for Computing Machinery, 2014, pp.xx-yy
Accès au bibtex
BibTex

Conference papers

titre
A modeling and code generation framework for critical embedded systems design: From Simulink down to VHDL and Ada/C code
auteur
Mickael Lanoe, Bordin Matteo, Dominique Heller, Cyrille Chavet, Philippe Coussy
article
21st IEEE International Conference on Electronics Circuits and Systems, Dec 2014, Marseille, France
Accès au bibtex
BibTex
titre
Modélisation de la vision inspirée du vivant
auteur
Cyrille Chavet, Philippe Coussy
article
Journée prospective: Innover par la voie du biomimétisme, Oct 2014, Rennes, France
Accès au bibtex
BibTex
titre
Modélisation de la vision inspirée du vivant
auteur
Philippe Coussy, Cyrille Chavet
article
Journée prospective: Innover par la voie du biomimétisme, Oct 2014, Rennes, France
Accès au bibtex
BibTex
titre
Designing optimized parallel interleaver architecture through network customization
auteur
Cyrille Chavet, Philippe Coussy, Saeed Ur Reehman
article
Colloque national du GdR SoC-SiP, Jun 2014, France
Accès au bibtex
BibTex
titre
A Memory Mapping Approach based on Network Customization to Design Conflict-Free Parallel Hardware Architectures
auteur
Cyrille Chavet, Philippe Coussy, Saeed Ur Reehman
article
ACM Great Lakes Symposium on VLSI (GLSVLSI), May 2014, France. pp.xx-yy
Accès au bibtex
BibTex
titre
Embedding Polynomial Time Memory Mapping and Routing Algorithms on-chip to Design Configurable Decoder Architecture
auteur
Saeed Ur Reehman, Awais Hussein Sani, Philippe Coussy, Cyrille Chavet
article
IEEE International Conference on Acoustics, Speech and Signal Processing, May 2014, Italy. pp.xx-yy
Accès au bibtex
BibTex
titre
VLSI Architectures and NoCs for Neural Coding
auteur
Jean-Philippe Diguet, Philippe Coussy, Cyrille Chavet
article
1st International Symposium on Brainware LSI, Mar 2014, Japan
Accès au bibtex
BibTex

Book sections

titre
Hardware design of parallel interleaver architecture: a survey
auteur
Cyrille Chavet, Philippe Coussy
article
Advanced Hardware Design for Error Correcting Codes, Springer, pp.xx-yy, 2014
Accès au bibtex
BibTex

Directions of work or proceedings

titre
A modeling and code generation framework for critical embedded systems design: From Simulink down to VHDL and Ada/C code
auteur
Bordin Matteo, Mickael Lanoe, Dominique Heller, Cyrille Chavet, Philippe Coussy
article
21st IEEE International Conference on Electronics Circuits & Systems, Dec 2014, Marseille, France. 2014
Accès au bibtex
BibTex
titre
Advanced Hardware Design for Error Correcting Codes
auteur
Cyrille Chavet, Philippe Coussy
article
Springer, pp.200, 2014
Accès au bibtex
BibTex

Patents

titre
Architecture de réseau de neurone, procédé d'obtention et programmes correspondants
auteur
Cyrille Chavet, Philippe Coussy, Nicolas Charpentier
article
France, N° de brevet: 1261155. 2014
Accès au bibtex
BibTex
titre
Système de traitement de données avec cache actif
auteur
Cyrille Chavet, Philippe Coussy, Jean-Philippe Diguet, John Shield
article
N° de brevet: 1256715. 2014
Accès au bibtex
BibTex

2013

Journal articles

titre
Introduction de la prédiction de branchement dans la synthèse de haut niveau
auteur
Vianney Lapotre, Philippe Coussy, Cyrille Chavet
article
Revue des Sciences et Technologies de l'Information - Série TSI : Technique et Science Informatiques, Lavoisier, 2013, pp.XX-YY
Accès au bibtex
BibTex
titre
A First Step Toward On-Chip Memory Mapping for Parallel Turbo and LDPC Decoders: A Polynomial Time Mapping Algorithm
auteur
Awais Hussein Sani, Saeed Ur Reehman, Cyrille Chavet, Philippe Coussy
article
IEEE Transactions on Signal Processing, Institute of Electrical and Electronics Engineers, 2013, pp.xx-yy
Accès au bibtex
BibTex

Conference papers

titre
A CONFLICT-FREE MEMORY MAPPING APPROACH TO DESIGN PARALLEL HARDWARE INTERLEAVER ARCHITECTURES WITH OPTIMIZED NETWORK AND CONTROLLER
auteur
Aroua Briki, Cyrille Chavet, Philippe Coussy
article
IEEE Workshop on Signal Processing Systems (SiPS), Oct 2013, Taipei, Taiwan. pp.xx-yy
Accès au bibtex
BibTex
titre
Placement de données en mémoire sans conflit pour l'optimisation du réseau d'interconnexion et du contrôleur des entrelaceurs parallèles
auteur
Aroua Briki, Cyrille Chavet, Philippe Coussy, Eric Martin
article
Colloque GRETSI, Sep 2013, France. pp.xx-yy
Accès au bibtex
BibTex
titre
Dynamic Branch Prediction For High-Level Synthesis
auteur
Vianney Lapotre, Philippe Coussy, Cyrille Chavet, Hugues Nono Wouafo, Robin Danilo
article
International Conference on Field Programmable Logic and Applications, Sep 2013, Portugal. pp.XX-YY
Accès au bibtex
BibTex
titre
ON-CHIP IMPLEMENTATION OF MEMORY MAPPING ALGORITHM TO SUPPORT FLEXIBLE DECODER ARCHITECTURE
auteur
Sani Awais Hussein, Saeed Ur Reehman, Cyrille Chavet, Philippe Coussy
article
38th International Conference on Acoustics, Speech, and Signal Processing (ICASSP), May 2013, France. pp.XX-YY
Accès au bibtex
BibTex
titre
A Memory Mapping Approach for Network and Controller Optimization in Parallel Interleaver Architectures
auteur
Aroua Briki, Cyrille Chavet, Philippe Coussy
article
23rd edition of Great Lake symposium on VLSI, May 2013, Paris, France. pp.XX-YY
Accès au bibtex
BibTex

Patents

titre
Dispositif auto-configurable d'entrelacement/désentrelacement de trames de données
auteur
Cyrille Chavet, Philippe Coussy
article
N° de brevet: 1251688. 2013
Accès au bibtex
BibTex

2012

Conference papers

titre
Dedicated approach to explore design space for hardware architecture of turbo decoders
auteur
Oscar Sanchez, Sani Awais Hussein, Saeed Ur Reehman, Cyrille Chavet, Philippe Coussy, Michel Jezequel, Christophe Jego
article
IEEE Workshop on Signal Processing Systems, Oct 2012, Canada. pp.XX-YY
Accès au bibtex
BibTex
titre
OpenMP-based Synergistic Parallelization and HW Acceleration for On-Chip Shared-Memory Clusters
auteur
Paolo Burgio, Marongiu Andrea, Luca Benini, Cyrille Chavet, Philippe Coussy, Dominique Heller
article
15th Euromicro Conference on Digital System Design: Architectures, Methods & Tools, Sep 2012, Turkey. pp.XX-YY
Accès au bibtex
BibTex
titre
Automated Synergistic Parallelization and HW Accele- ration for On-Chip Shared-Memory Clusters
auteur
Paolo Burgio, Marongiu Andrea, Luca Benini, Cyrille Chavet, Philippe Coussy, Dominique Heller
article
Colloque nationnale du GdR Soc-SiP, Jun 2012, France
Accès au bibtex
BibTex
titre
A Design Approach to generate optimized parallel hard- ware interleaver architecture
auteur
Aroua Briki, Cyrille Chavet, Philippe Coussy, Eric Martin
article
Colloque nationnale du GdR CoC-SiP, Jun 2012, France
Accès au bibtex
BibTex
titre
A Design Approach Dedicated to Network-Based and Conflict-Free Parallel Interleavers
auteur
Aroua Briki, Cyrille Chavet, Philippe Coussy, Eric Martin
article
GLS-VLSI conference, May 2012, United States. pp.XX-YY
Accès au bibtex
BibTex

2011

Conference papers

titre
High-Level Synthesis: On the Path to ESL Design
auteur
Philippe Coussy, Cyrille Chavet, Dominique Heller
article
International Conference on ASIC (ASICON 2011), Oct 2011, Xiamen, China
Accès au bibtex
BibTex
titre
A Design Approach Dedicated to Pattern-Based and Conflict-Free Parallel Memory System
auteur
Aroua Briki, Cyrille Chavet, Philippe Coussy, Eric Martin
article
GDR SoC-SiP, Jun 2011, Lyon, France
Accès au bibtex
BibTex
titre
Designing Parallel Interleaver architecture through Tripartite Edge Coloring Approach
auteur
Sani Awais Hussein, Cyrille Chavet, Philippe Coussy, Eric Martin
article
GDR SoC-SiP, Jun 2011, lyon, France
Accès au bibtex
BibTex
titre
A Methodology based on Transportation Problem Modeling for Designing Parallel Interleaver Architectures
auteur
Sani Awais Hussein, Philippe Coussy, Cyrille Chavet, Eric Martin
article
36th IEEE International Conference on Acoustics, Speech and Signal Processing, May 2011, Prague, Czech Republic. pp.XX-YY
Accès au bibtex
BibTex
titre
An Approach Based on Edge Coloring of Tripartite Graph for Designing Parallel LDPC Interleaver Architecture
auteur
Sani Awais Hussein, Philippe Coussy, Cyrille Chavet, Eric Martin
article
IEEE International Symposium on Circuits and Systems (ISCAS) 2011, May 2011, Rio de Janeiro, Brazil. pp.XX-YY
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-00592617/file/ISCAS_2011_Final.pdf BibTex
titre
Prédiction de Branchement dans la Synthèse de Haut Niveau
auteur
Vianney Lapotre, Philippe Coussy, Cyrille Chavet
article
SYMPosium en Architectures, Saint Malo, Mai 2011, May 2011, St Malo, France. pp.XX-YY
Accès au bibtex
BibTex

2010

Journal articles

titre
High-Level Synthesis for Designing Multimode Architectures
auteur
Caaliph Andriamisaina, Philippe Coussy, Emmanuel Casseau, Cyrille Chavet
article
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, IEEE, 2010, 29 (11), pp.1736
Accès au bibtex
BibTex

Conference papers

titre
Design of Parallel LDPC Interleaver Architecture: A Bipartite Edge Coloring Approach
auteur
Awais Hussein Sani, Philippe Coussy, Cyrille Chavet, Eric Martin
article
IEEE International Conference on Electronics, Circuits, and Systems, Athens, Greece (ICECS) 2010, Dec 2010, Athens, Greece. pp.XX-YY
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-00551432/file/PID1509553.pdf BibTex
titre
A Bipartite Edge Coloring Approach for designing Parallel Interleaver architecture
auteur
Sani Awais Hussein, Philippe Coussy, Cyrille Chavet, Eric Martin
article
Colloque nationnale du GDR SoC-SiP, Jun 2010, France
Accès au bibtex
BibTex
titre
A memory Mapping Approach for Parallel Interleaver design with multiples read and write accesses
auteur
Cyrille Chavet, Philippe Coussy
article
IEEE International Symposium on Circuits and Systems (ISCAS), May 2010, Paris, France. page 3168-3171, ⟨10.1109/ISCAS.2010.5537955⟩
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-00482682/file/iscas_V5.pdf BibTex
titre
Static Address Generation Easing: a Design Methodology for Parallel Interleaver Architectures
auteur
Cyrille Chavet, Philippe Coussy, Eric Martin, Pascal Urard
article
35th International Conference on Acoustics, Speech, and Signal Processing (ICASSP) 2010, Mar 2010, Dallas, United States. Pages: 1594-1597, Paper ID : 2559, ⟨10.1109/ICASSP.2010.5495535⟩
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-00455121/file/Sage_ICASSP_V13.pdf BibTex

2009

Patents

titre
Apparatus for data interleaving algorithm
auteur
Cyrille Chavet, Philippe Coussy, Eric Martin, Pascal Urard
article
France, Patent n° : 0754793. 2009, pp.10
Accès au bibtex
BibTex

2008

Conference papers

titre
Design Methodology for Efficient Space Time AdapteR
auteur
Cyrille Chavet, Philippe Coussy, Pascal Urard, Eric Martin
article
PhD forum, in Design, Automation and Test in Europe (DATE), Mar 2008, Munich, Germany
Accès au bibtex
BibTex
titre
Design space exploration tool for Space-Time AdapteRs
auteur
Cyrille Chavet, Philippe Coussy, Pascal Urard, Eric Martin
article
Workshop The new wave of High Level Synthesis, in Design, Automation and Test in Europe (DATE), Mar 2008, Munich, Germany
Accès au bibtex
BibTex

Book sections

titre
GAUT: A High-Level Synthesis Tool for DSP Applications
auteur
Eric Senn, Philippe Coussy, Cyrille Chavet, Pierre Bomel, Dominique Heller
article
High-Level Synthesis : From Algorithm to Digital Circuit, Springer, 2008
Accès au bibtex
BibTex
titre
∂ GAUT: A High-Level Synthesis Tool for DSP applications
auteur
Philippe Coussy, Cyrille Chavet, Pierre Bomel, Dominique Heller, Eric Senn, E. Martin
article
Philippe Coussy & Adam Morawiec. High-Level Synthesis: From Algorithm to Digital Circuits, Springer, pp.147-170, 2008
Accès au bibtex
BibTex

2007

Conference papers

titre
A Design Flow Dedicated to Multi-mode Architectures for DSP Applications
auteur
Cyrille Chavet, C. Andriamisaina, Philippe Coussy, E. Casseau, E. Juin, P. Urard, E. Martin
article
International Conference on Computer Aided Design, Nov 2007, United States. pp.604 - 611
Accès au bibtex
BibTex
titre
Méthodologie de modélisation et d'implémentation d'adaptateurs spatio-temporels
auteur
Cyrille Chavet, Philippe Coussy, Eric Martin, Pascal Urard
article
Colloque national du GRETSI, Groupe de Recherche et d'Etudes du Traitement du Signal, Sep 2007, Troyes, France
Accès au bibtex
BibTex
titre
Methodologie de modélisation et d'implémentation d'adaptateurs spatio-temporels
auteur
Cyrille Chavet, Philippe Coussy, Eric Martin, Pascal Urard
article
GRETSI - Groupe de Recherche et d'Etudes du Traitement du Signal et des Images, Sep 2007, Troyes, France. pp.XX-YY
Accès au bibtex
BibTex
titre
Application of a design space exploration tool to enhance interleaver generation
auteur
Cyrille Chavet, Philippe Coussy, Pascal Urard, Eric Martin
article
European Signal Processing Conference (EUSIPCO-2007), Sep 2007, Poznan, Poland. pp.XX-YY
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-00154025/file/EUSIPCO_chavet.pdf BibTex
titre
Methodologie de synthèse d'adaptateurs spatio-temporels
auteur
Cyrille Chavet, Philippe Coussy, Eric Martin, Pascal Urard
article
Colloque national du GDR SoC-SiP, Jun 2007, Paris, France
Accès au bibtex
BibTex
titre
A Methodology for Efficient Space-Time Adapter Design Space Exploration: A Case Study of an Ultra Wide Band Interleaver
auteur
Cyrille Chavet, Philippe Coussy, Pascal Urard, Eric Martin
article
The IEEE International Symposium on Circuits and Systems (ISCAS), May 2007, New Orleans, United States. pp.2946-2949, ⟨10.1109/ISCAS.2007.377867⟩
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-00153994/file/ISCAS_Chavet1992.pdf BibTex
titre
A Design Methodology for Space-Time Adapter
auteur
Cyrille Chavet, Philippe Coussy, Pascal Urard, Eric Martin
article
ACM Great Lakes Symposium on VLSI 2007, Mar 2007, Stresa, Italy. pp.347
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-00153789/file/glsvlsi221-HAL_CHAVET.pdf BibTex

Theses

titre
Synthèse automatique d'interfaces de communication matérielles pour la conception d'applications du domaine du traitement du signal
auteur
Cyrille Chavet
article
Autre [cs.OH]. Université de Bretagne Sud, 2007. Français
Accès au texte intégral et bibtex
https://tel.archives-ouvertes.fr/tel-00369043/file/These_HLS_Cyrille_CHAVET_2007.pdf BibTex

2006

Conference papers

titre
Moving to System Level Design Requierements & Challenges
auteur
Cyrille Chavet
article
Forum on specification & Design Languages, FDL 06, Sep 2006, Darmstadt, Germany
Accès au bibtex
BibTex

2005

Conference papers

titre
Méthodologie de modélisation et d'implémentation d'adaptateurs spatio-temporels
auteur
Cyrille Chavet, Philippe Coussy, Pascal Urard, Eric Martin
article
MajecSTIC 2005 : Manifestation des Jeunes Chercheurs francophones dans les domaines des STIC, IRISA – IETR – LTSI, Nov 2005, Rennes, pp.151-158
Accès au texte intégral et bibtex
https://hal.inria.fr/inria-00000699/file/81.pdf BibTex
titre
Méthodologie de modélisation et d'implémentation d'adaptateurs spatio-temporels
auteur
Cyrille Chavet, Philippe Coussy, Pascal Urard, Eric Martin
article
Manisfestation des jeunes chercheurs en STIC, Nov 2005, Rennes, France. pp.151
Accès au texte intégral et bibtex
https://hal.archives-ouvertes.fr/hal-00154014/file/MajesticFinal_2005.pdf BibTex